近年、データセンターやハイパフォーマンス・コンピューティング（HPC）の分野において、急激な進化を遂げている技術がCXL（Compute Express Link）です。
CXLは、CPUとGPU、FPGA、さらにはメモリなどのデバイス間を高速かつ低遅延で接続するための次世代インターフェース規格として注目されています。
人工知能（AI）やビッグデータ解析の需要が高まる中、従来のアーキテクチャでは対応しきれないメモリの帯域不足や拡張性の限界を打破する鍵として、業界全体で導入が進められています。
この記事では、CXLの基本的な仕組みから、最新のバージョンで実現される高度な機能、そしてなぜ現代のコンピューティングにおいてこれほどまでに重要視されているのかを詳しく解説します。
CXL（Compute Express Link）の概要と誕生の背景
CXLは、インテルを中心とした業界コンソーシアムによって2019年に発表された、オープンなインターフェース規格です。
現在ではAMD、NVIDIA、Google、Microsoft、Samsungといった主要なテクノロジー企業が参加しており、業界標準としての地位を確固たるものにしています。
CXLの最大の特徴は、既存の高速汎用バスであるPCI Express（PCIe）を物理的なベースとして採用している点にあります。
PCIe 5.0やPCIe 6.0の物理層を利用しながら、その上に独自のプロトコルを重ねることで、PCIeだけでは実現できなかった高度なメモリ制御を可能にしました。
そもそもCXLが必要とされた背景には、プロセッサのコア数増加に対して、メモリの帯域幅や容量の向上が追いつかない「メモリ・ウォール」と呼ばれる課題がありました。
従来のサーバー設計では、CPUに直接接続できるメモリ（DRAM）のスロット数には物理的な制限があり、これがシステム全体の性能を制約する要因となっていました。
また、GPUなどのアクセラレータが持つ独自のメモリと、CPUのメインメモリとの間でデータを転送する際、大きな遅延が発生することも課題でした。
これらの課題を解決し、デバイス間でメモリ資源を共有・効率化するために誕生したのがCXLという規格です。
CXLが解決する「メモリ・ウォール」問題
現代のデータセンターにおいて、AIの学習や推論を実行する際には膨大なメモリ容量が必要となります。
しかし、1台のサーバーに搭載できるDDRメモリの量には物理的な限界があり、メモリを増やすためには高価なサーバー本体を何台も追加しなければなりませんでした。
CXLを利用すれば、CPUのメモリバスとは別に、CXLスロットを介して外部メモリを拡張することが可能になります。
これにより、CPUのコア数に見合った最適なメモリ容量を、柔軟かつ低コストで提供できる道が開かれました。
CXLを構成する3つのプロトコル
CXLの最大の特徴は、役割の異なる3つの独立したプロトコルを組み合わせて動作させる点にあります。
これにより、接続されるデバイスの種類に応じて、最適な通信モードを選択することが可能となっています。
1. CXL.io
CXL.ioは、ベースとなっているPCIe 5.0/6.0とほぼ同じ機能を提供するプロトコルです。
デバイスの初期化、列挙、エラー報告、レジスタへのアクセスなど、システムがデバイスを認識するために不可欠な役割を担います。
すべてのCXLデバイスは、まずこのCXL.ioを介してシステムに接続される必要があります。
2. CXL.cache
CXL.cacheは、アクセラレータなどの周辺デバイスが、ホストCPUのメモリを効率的に利用するためのプロトコルです。
デバイスがCPUのキャッシュラインに対して低遅延でアクセスし、コヒーレンシ（整合性）を維持しながらデータを読み書きすることを可能にします。
これにより、CPUとアクセラレータの間で複雑なデータコピーを行うことなく、シームレスな共同作業が実現します。
3. CXL.mem
CXL.memは、CPUがアクセラレータ側や拡張モジュール側のメモリに対して、あたかも自分自身のメインメモリであるかのようにアクセスするためのプロトコルです。
ホストCPU側から見て、「Load/Store」命令によって直接外部メモリを操作できるのが最大の特徴です。
このプロトコルこそが、CXLによるメモリ拡張やメモリプーリングを実現する核となる技術です。
CXLデバイスの3つのタイプ
CXL規格では、サポートするプロトコルの組み合わせによって、接続されるデバイスを3つの「タイプ」に分類しています。
| タイプ | 主なプロトコル | 主な用途・デバイス例 |
|---|---|---|
| Type 1 | CXL.io / CXL.cache | NIC、スマートNIC（独自のメモリを持たないデバイス） |
| Type 2 | CXL.io / CXL.cache / CXL.mem | GPU、FPGA、ASIC（独自のメモリを持つ高性能処理装置） |
| Type 3 | CXL.io / CXL.mem | メモリ拡張バッファ、ストレージクラスメモリ |
Type 1：独自のメモリを持たないアクセラレータ
Type 1デバイスは、スマートNICのように独自のローカルメモリを持たず、ホストCPUのメモリをキャッシュして利用するデバイスを指します。
CXL.cacheを利用することで、ホストメモリとの通信オーバーヘッドを最小限に抑え、パケット処理などの高速化を図ります。
Type 2：独自のメモリを持つ高性能アクセラレータ
Type 2デバイスは、GPUや高性能なFPGAのように、デバイス側にも高速なHBMなどのメモリを搭載しているものです。
CPU側のメモリとデバイス側のメモリを相互に活用できるため、非常に複雑な計算処理を効率化できます。
CXLの全プロトコルを使用する最も汎用性の高い構成と言えます。
Type 3：メモリ拡張デバイス
Type 3デバイスは、システムのメインメモリを増設することを目的としたデバイスです。
CXL.memプロトコルを使用して、サーバーの外付けスロットに装着されたメモリカードをシステムメモリとして認識させます。
現在、市場で最も早く実用化が進んでいるのがこのType 3によるメモリ拡張ソリューションです。
CXLの進化と各バージョンの特徴
CXLは登場以来、非常に速いペースでアップデートが繰り返されており、その機能は飛躍的に拡張されています。
CXL 1.0 / 1.1
初期のバージョンであるCXL 1.1までは、主に単一のホストCPUと、そこに直接接続されるデバイス間の通信を定義していました。
PCIe 5.0をベースとしており、単一ノード内でのメモリ拡張やアクセラレータの接続が主な目的でした。
CXL 2.0
CXL 2.0では、新たに「CXLスイッチ」の概念が導入されました。
これにより、1つのデバイスを複数のホストで共有する「ファンアウト接続」や、複数のメモリデバイスを管理する機能が追加されました。
また、「メモリプーリング」の基礎となる仕様が策定され、データセンター全体での資源効率化が可能になりました。
CXL 3.0 / 3.1
CXL 3.0以降では、ベースとなる物理層がPCIe 6.0へと進化し、転送速度が従来の2倍に向上しました。
さらに「CXL Fabric（ファブリック）」と呼ばれるネットワークのような複雑なトポロジーがサポートされています。
これにより、数千台規模のデバイスが相互にメモリを共有し合う「コンポーザブル・インフラストラクチャ」の実現が現実味を帯びてきました。
CXLがもたらす革新的なメリット
CXLの導入は、データセンターの設計やコンピューティングの在り方を根本から変える可能性を秘めています。
1. キャッシュコヒーレンシの維持
従来、CPUと外部デバイスの間でデータをやり取りする場合、ソフトウェア側で複雑なメモリ管理を行う必要がありました。
CXLはハードウェアレベルでキャッシュの一貫性（コヒーレンシ）を維持するため、開発者は複雑な同期処理を意識することなく、高速な通信の恩恵を受けられます。
2. TCO（総保有コスト）の削減
メモリプーリングが実現すると、特定のサーバーで余っているメモリを、メモリが不足している別のサーバーへ柔軟に割り当てることができます。
これにより、メモリの稼働率が向上し、高価なメモリ資源の無駄を省くことができるため、データセンター全体のTCO削減につながります。
3. システムのスケーラビリティ向上
マザーボード上のスロット数に縛られず、CXLファブリックを介して動的にリソースを追加・変更できるため、将来の拡張性が飛躍的に高まります。
最新のAIモデルが登場し、要求されるリソースが急増した場合でも、システム全体をリプレースすることなく対応が可能です。
CXLと既存技術（PCIe）との違い
CXLとPCIeは物理的なコネクタこそ共通していますが、その動作原理には決定的な違いがあります。
PCIeは主に「周辺機器との通信」を目的とした規格であり、データのやり取りにはOSのドライバを介した複雑な処理が必要です。
そのため、メモリのような極めて高い頻度でアクセスされるデバイスを接続すると、通信のオーバーヘッドが無視できないレベルで発生します。
対してCXLは、「プロセッサ間の相互接続」を目的とした高度なプロトコルを搭載しています。
これにより、CPUがデバイス上のメモリを直接読み書きできるようになり、PCIeでは到達できなかった低遅延通信を実現しているのです。
CXLの将来展望と市場への影響
CXLはすでにコンセプトの段階を終え、実際の製品として市場に投入され始めています。
主要なサーバーベンダー各社は、CXL対応のCPUやメモリモジュールを次々と発表しており、エコシステムは急速に拡大しています。
将来的には、サーバーという単位そのものが変化し、CPU、メモリ、ストレージがそれぞれ独立したリソース群（プール）として存在する世界が来ると予測されています。
ユーザーは、必要に応じてそれらのプールから必要な分だけリソースを切り出し、仮想的な高性能コンピューターを構成することができるようになるでしょう。
このような「リソースの民主化」とも呼べる変化を支える基盤技術こそがCXLなのです。
まとめ
CXL（Compute Express Link）は、現代のコンピューティングが直面しているメモリ不足やデータ転送の遅延といったボトルネックを解消する画期的な技術です。
PCIeの物理層を継承しながら、キャッシュコヒーレンシやメモリ共有を可能にする独自のプロトコルを導入することで、これまでにない柔軟なシステム構成を実現します。
AIやビッグデータが加速するこれからの時代において、CXLはデータセンターの標準的なインフラストラクチャとして欠かせない存在になるでしょう。
最新のITトレンドを把握する上で、CXLの動向は今後も最も注視すべきトピックの一つと言えます。
